O XC7A50T-3FGG484E foi otimizado para aplicações de baixa potência que requerem transceptores em série, alta DSP e taxa de transferência lógica. Forneça o menor custo de material total para aplicações de alto rendimento e sensíveis a custos.
O XC7A50T-3FGG484E foi otimizado para aplicações de baixa potência que requerem transceptores em série, alta DSP e taxa de transferência lógica. Forneça o menor custo de material total para aplicações de alto rendimento e sensíveis a custos.
Recursos funcionais
Lógica avançada de FPGA de alto desempenho com base na verdadeira tecnologia de tabela de pesquisa de 6 entradas, configurável como memória distribuída.
36 kb de bloco de porta dupla com lógica FIFO embutida para buffer de dados no chip.
Tecnologia Selectio ™ de alto desempenho, suportando interfaces DDR3 até 1866 MB/s.
Conexão serial de alta velocidade, transceptor de gigabit embutido, com velocidades que variam de 600 MB/s a até 6,6 GB/se e depois a 28,05 GB/s, fornecendo um modo especial de baixa potência otimizado para o chip para interfaces de chip.
A interface analógica configurável pelo usuário integra um conversor analógico-digital de 1MSPs de 12 bits de 12 bits e sensores térmicos e de potência no chip.
CHIP do processador de sinal digital, equipado com multiplicadores de 25 x 18, acumulador de 48 bits e diagrama de pré-escada para filtragem de alto desempenho, incluindo filtragem otimizada do coeficiente simétrico.
Um poderoso chip de gerenciamento de relógio que combina loops bloqueados de fase e módulos de gerenciamento de relógios de modo híbrido, capazes de alcançar alta precisão e baixa instabilidade.
Bloco integrado do PCIE, adequado para o X8 Gen3 Endpoint e os projetos de porta raiz.
Múltiplas opções de configuração, incluindo suporte para armazenamento de commodities, criptografia de AES de 256 bits com autenticação HRC/SHA-256 e detecção e correção de SEU embutidas.
